Piotr Ratuszniak
dr inż. Piotr Ratuszniak starszy wykładowca
|
Katedra Inżynierii Komputerowej
ul. Śniadeckich 2, pok. 226A, 75-453 Koszalin tel. +48 94 3478 696 email: piotr.ratuszniak[at]tu.koszalin.pl ORCID: 0000-0001-8792-836X
|
Pełnione funkcje:
Aktualne:
Nieaktualne:
[1] Członek Rady Naukowej dyscypliny Informatyka Techniczna i Telekomunikacja
[1] Członek Rady Naukowej dyscypliny Informatyka Techniczna i Telekomunikacja
Nieaktualne:
[1] Członek Rady Naukowej dyscypliny Informatyka Techniczna i Telekomunikacja
[1] Członek Rady Naukowej dyscypliny Informatyka Techniczna i Telekomunikacja
Aktywność naukowa
Ostatnie publikacje (wg. Scopus):| [1] | Moss D.J.M.,Krishnan S.,Nurvitadhi E.,Ratuszniak P.,Johnson C.,Sim J.,Mishra A.,Marr D.,Subhaschandra S.,Leong P.H.W., A customizable matrix multiplication framework for the intel HARPv2 Xeon+FPGA platform a deep learning case study, 2018, FPGA 2018 - Proceedings of the 2018 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, p. 107-116 |
| [2] | Ratuszniak P., Hybrid genetic algorithm for allocation mapping in processor array design, 2014, Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), p. 305-312 |
| [3] | Sergyenko A.,Ratuszniak P., Searching for Pythagorean triples in FPGA Implementacja wyszukiwania trójek pitagorejskich w układach FPGA, 2013, Przeglad Elektrotechniczny, p. 134-135 |
| [4] | Ratuszniak P., Processor array design with the use of genetic algorithm, 2012, Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), p. 238-246 |
| [5] | Ratuszniak P., Design of linear algebra hardware accelerators dedicated to implementation in fpga devices projektowanie akceleratorów algorytmów algebry liniowej przeznaczonych do implementacji W układach FPGA, 2011, Przeglad Elektrotechniczny, p. 155-158 |
| [6] | Sergiyenko A.,Maslennikow O.,Ratuszniak P.,Maslennikowa N.,Tomas A., Application specific processors for the autoregressive signal analysis, 2010, Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), p. 80-86 |
| [7] | Ratuszniak P.,Maslennikow O., New conception and algorithm of allocation mapping for processor arrays implemented into multi-context FPGA devices, 2009, Proceedings of the International Multiconference on Computer Science and Information Technology, IMCSIT '09, p. 771-777 |
| [8] | Maslennikow O.,Ratuszniak P.,Sergyienko A., Implementation of linear algebra algorithms in FPGA-based rational fraction arithmetic units, 2007, The Experience of Designing and Application of CAD Systems in Microelectronics - Proceedings of the 9th International Conference, CADSM 2007, p. 228-234 |
| [9] | Maslennikow O.,Ratuszniak P.,Sergyienko A., Implementation of cholesky LLT-decomposition algorithm in FPGA-based rational fraction parallel processor, 2007, Proceedings of the 14th International Conference "Mixed Design of Integrated Circuits and Systems", MIXDES 2007, p. 287-292 |
Aktywność na Wydziale:
| 27.11.2018 | Obrona pracy doktorskiej - mgr inż. Rafała Wojszczyka |
| 26.05.2018 | Prezentacja specjalności |
| 12.12.2017 | Seminarium naukowe |
| 03.10.2017 | Inauguracja Roku Akademickiego Wydziału |
© Copyright 2024. All Rights Reserved.
